浅谈always@(*)与assign组合逻辑赋值语句 |
您所在的位置:网站首页 › verilog always和assign › 浅谈always@(*)与assign组合逻辑赋值语句 |
两种组合逻辑赋值方式的异同: always@(*) : 被赋值的变量应该为reg型,敏感信号列表为always@(*)块内的所有输入信号。所以:如果块内的输入信号没有改变,那么被赋值的变量是不定态,X。只要输入变换则立即赋值给被赋值的变量。 assign :被赋值的变量应该为wire型,持续赋值。用三元运算符来做判断。 在生成的硬件电路上,二者应该是一样的,对网表文件没影响。 仿真时只要输入信号是变化的,二者基本也是一样的。 虽然同为组合逻辑赋值,但是写法不同,定义的变量类型不同。我觉得原因可能是,为了书写方便。 就像三元运算符,看似是为了assign赋值而生,但在时序逻辑赋值,always@(*)赋值,也是可以使用的。本质上来讲三元运算符就是if与else。 而assign一般用于比较简单的组合逻辑赋值。 always@(*)用于比较复杂的组合逻辑赋值。 又因为这两种写法对于硬件电路是没有影响的,所以类比三元运算符与if else的关系。 我猜 原因是,为了书写方便。 |
CopyRight 2018-2019 办公设备维修网 版权所有 豫ICP备15022753号-3 |